Информационно-справочный портал MorePC.ru
Transmeta TM8xxx Efficeon
При проектировании процессоры получили кодовое название Astra,
а затем были переименованы в Efficeon.
- Год выпуска 2003
- Количество транзисторов н/д
- Разрядность 32 бит
- Адресуемая память н/д
- Набор команд x86, MMX, SSE, SSE2, CodeMorphing
- Составные блоки
- ядро целочисленные, вещественные и MMX-операции, модуль управления памятью
- традиционные кэш-память первого уровня, шина данных
- интегрированный северный мост контроллеры оперативной памяти (DDR SDRAM 266–400 МГц
с поддержкой контроля чётности) и ПЗУ, контроллер шины AGP 2.0 (4x),
6 портов USB 2.0, двухканальный контроллер ATA-66/100
- интерфейс с южным мостом HyperTransport (1600 Гбайт/с)
- Кэш-память первого уровня 192 Кбайт: 64 К данные, 128 К инструкции
- Кэш-память второго уровня 512–1024 Кбайт (см. таблицу)
- Частота шины 133 МГц
- Разъём 783-контактный
- Предельная температура 100 °C
Модель | Год выпуска | Тактовая частота | Кэш L2 | Технология | Напряжение | Тепловыделение |
TM8300 | 2003 | 1100 МГц | 512 Кбайт | 0,13 мкм | н/д | 4,5 Вт |
TM8600 | 2003 | 1000–1200 МГц | 1 Мбайт | 0,13 мкм | н/д | н/д |
Команды архитектуры Very Long Instruction Word состоят из 256 бит,
что вдвое больше, чем у предыдущих поколений (TM3000,
TM5000).